(B) 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

昭59-186199

⑤ Int. Cl.³G 11 C 17/00

識別記号 101 庁内整理番号 6549—5B ❸公開 昭和59年(1984)10月22日

発明の数 2 審査請求 未請求

(全 4 頁)

69半導体メモリ

②特

顧 昭58-61698

❷出

願 昭58(1983)4月8日

70発 明 者 竹内隆

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

個代 理 人 弁理士 最上務

明 細 書

発明の名称

半導体メモリ

特許請求の範囲

発明の詳細な説明

本発明は半導体メモリにおける列線の選択回路と、その列線に接続される多入力ゲート回路から

たる質圧センス回路に関する。

第1図は従来の代表的な半導体メモリを示す概略図である。図において1はアドレス入力 AXo, AXi , AXi ・・をデコードする行デコーダ , 2o. 21, 21・・はこの行デコーダに接続される行線 , 3n-o, 3n-1 ... (n = 0,1,2...) は列線 , 4(n-xy) n , x , y = 0 , 1 , 2 ... は M O B トランジスタよりなるメモリセル , 5n-o , 5n-1 ... (n = 0,1,2...) は列線選択用 M O B トランジスタ , 6 o , 6 1 , ... は列線選択用 M O B トランジスタ , 7 は アドレス入力 ayo , ayı , ayı ... をデコードする列デコーダ , 8 は アドレス入力 AYo , AYi , AYi ... をデコードする列デコーダ , 9 は 電圧センス回路、10 は 列線及びセンス接点を充電する M O B トランジスタである。

上記第1図の半導体メモリの動作は、メモリアレイにおける列線及びセンス接点がMOBトランジスタ10によって充電される。そしてアレイの列線が選択されたメモリセルに結合されると、列線及びセンス接点の電荷がメモリセルの2過状態に

応じて放電する。するとセンス接点に結合されている電圧センス回路が列線の電位を検出し、メモリセルの2進状態を検出した信号を発生するものである。

上記のような従来の回路においては、列線選択用MOSトランジスタ6。,61・・の数が大きくなった時、及び前記列線選択用MOSトランジスタのドレイン面積が大きくなった時、センス接点の容量が大きくなり、センス接点の充放電が遅くなり、データ読み出し時間が長くなるという欠点があった。

本発明はかかる欠点を除去したもので、少なくとも1つの列デコーダの信号により、メモリセを構成するMOBトランジスタのソース電位を形することにより行ない、さらに健圧センス優点の容量を外を多入力ゲート回路にし、センス接点の容量を小さくし、鋭み出し時間を短かくすることにより、高速動作を可能とした半導体メモリを提供しようとするものである。

第2図は本発明の一実施例である。本実施例は.

-3-

には列舻 3n-a , 3n-1 , 3n-2 化接続されるべき位置にあるメモリセルのすべてのN チャンネルM O B トランジスタ 4n-xy (n , x , y=0 , 1 , 2 •)化接続される。

まずメモリセルが列線に接続されている場合、 ¥ チャンネル N O B トョンジスタ 44 moが選択され た時の動作を考える。行デコーダ1により行線2。 が選択されHレベルとなり、列デコーダクにより 列級選択信号16。が選択され日レベルとなり、列 デコーダ8によりソース選択信号15。がHレベル となる。その結果列級選択用リチャンネルWOB トランジスタは 5.-., 51-0,・・のみが、メモリ セルリチャンネルHOBトランジスタは 4n-mo (n, mは0,1··)のみが、ソース選択用リチ ヤンネルMOBトヲンジスタは11。 のみが導通状 態となり、メモリセル 4o-00以外のメモリセルが列 极に接続されている、いないにかかわらず、セン ス接点17。だけがソースと導通状態となり、第3 図の波形図に示すようなブリチャージ信号13によ り、センス接点17。,17.・・列級15。-。,15.:-・・・

第1図に対応しているので、対応する箇所には同 一符号を用いる。第2図において11。,111,・・ はソース線選択用ドチャンネルNOSトランジス タ、12は多入力 N A N D 回路からなる気圧センス 回路、13は列殻及びセンス接点を充電するPチャ ンネルMOBトランジスタ10。, 101・・を制御す るプリチャージ信号14o, 141・・はソース般, 15o ,151・・は列デコーダ8の出力,160,161,162・ ・は列デコーダ7の出力、17。、17:・・はセンス 接点,18は電圧センス回路12の出力である。列線 30-0,30-1,30-2・は列線選択用リチャンネル以 O B トヲンジス タを介してセンス接点 17 o K接続さ れる。他の列線 3n-0, 3n-1, 3n-2・・も同様にセ ンス接点17mに接続される。 (n = 1 , 2 , 3・・) セ ンス接点17。,171・・は列線及びセンス接点を充 電するPチャンネルMO8トヲンジスタ10°, 10°1 ・・に接続される。ソース線140,141・・は列デ コーダ8の出力150,151・・をゲートとするソー ス線選択用NチャンネルMOSトランジスタ11。 , 11 1 ・・のドレインに接続される。ソース線14n

- 4· -

が充留される。センス接点17。の電荷はドチャンネルMOSトランジスタ5o-o。4o-∞,11oを通って放電される。他のセンス接点17:,17:・・はFレベルの状態のままであり、電圧センス回路12の出力はHレベルとなる。

Hレベル状態のままであり、電圧センス回路12の 出力はLレベルとなる。

第4図は本実施例の読み出し時間短縮の効果を 説明するための図であり、19はセンス接点における静電容量、20は列線にお静電容量である。 本実施例の場合のような同期型の半導体メモリでは、第3図の波形図の17。のような説み出して形となる、α区間では静電容量19が急速に放電され、 センス接点は第4図の間では静電容量19、20が必定 くりと放電される。電圧センス回路のセンス電に くりと放電される。電圧センス回路のセンス電に くりと放電される。では静電容量19のみによって決まる。

なお上記実施例は、メモリセルが選択されてから列級及びセンス接点を充電する同期型半導体メモリにおとりで本実施例のようを同期型半導体メモリにおいては、列級を充電する能力は列級選択用 M O B トランジスタ 5n-o, 5n-1・・(n = 0 , 1 , 2・・)のトランジスタサイズによって決まるため、本実施例のようにセンス接点と列級の間の M O B

-7-

選択用 M O B ト ランジスタを 2 段 , 3 段・・・ソース選択用 M O B ト ランジスタを 2 段 , 3 段とした半導体メモリを用いてもよい。また列線及びセンス接点を充電する M O B ト ランジスタ 10。, 10 :
・・ に P チャンネル型を用いたが、 M チャンネル型を用いてもよく、その時ブリチャージ信号 13 は反転した信号を用いる。

以上説明した如く本発明によれば、少なくとも 1つの列デコーダの信号により、メモリセルを構 成するMOBトランジスタのソース電位を選択し、 賃圧センス回路を多入力ゲート回路にすることに より、データ読み出し時間が迅速化され、高速動 作が可能な半導体メモリが得られることになる。

図面の簡単を説明

第1図は半導体メモリの概略的回路図、第2図は本発明の一実施例の回路図、第3図は上記実施例の動作を説明するためのタイミング図、第4図は上記実施例による効果を説明するための回路図である。

列級選択用 M O B ト ランジスタのト ランジスタサイズを V に し、ドレイン面積を V に することによりセンス接点の容量を V にすることが できた。 さらに本実施例では、列級選択用 M O B ト ランジスタ 5 o - 1 , 5 o - 2 ・・ 5 o - n の数 n と ソース 級選択用 M O S ト ヲンジスタ 11 o , 11 o ・ 1 lmの数 m では n

トョンジスタの直列段数を被らしたことにより、

くれてあり、センス接点における列線選択用M O 8トランジスタのドレイン面積を n/m にし、セン

. ス接点の容量を n/m にするととができ、銃み出し 時間を短かくするととができる。

たお上記実施例は、メモリセルが選択されてから、列級及びセンス接点を充電する同期型半導体メモリであるが、列線及びセンス接点を充電してからメモリセルを選択する同期型半導体メモリを用いてもよい。またブリチャージ信号13をよしべいとした非同期型半導体メモリを用いてもよい。また列線が直接接続された半導体メモリを用いてもよい。また列線


-8-

1 ・・行デコーダ 2 o , 2 i ・・行線 3n-o , 3n-i ・・(n=1,2・・)・・列線 , 4n-xy (n,x,y=1,2・・) M O B トランジスタ (メモリセル) , 5n-o , 5n-i (n=1,2・・)・・列線選択用 M O B トランジスタ , 6 o , 6 i ・・列線選択用 M O B トランジスタ , 7 ・・列デコーダ , 8 ・・列デコーダ , 9 ・・電圧センス回路 , 10・・ブリチャージ用 M O B トランジスタ , 11 o , 11 i ・・ソース線選択用 M O B トランジスタ , 12・・多入力 N A N D 回路からなる電圧センス回路 , 13・・ブリチャージ信号 , 14 o , 14 i ・・ソース線 , 15 o , 15 i ・・ソース線選択用信号 , 16 o , 16 i ・・列線選択用信号 , 17 o , 17 i ・・センス接点 , 18・電圧センス回路の出力。

以 上

出願人 株式会社諏訪精工会代理人 弁理士 最 上 税





Entgegenhaltung 2

SEMICONDUCTOR MEMORY

Patent Number:

JP59186199

Publication date:

1984-10-22

Inventor(s):

TAKEUCHI TAKASHI

Applicant(s):

SUWA SEIKOSHA KK

Requested Patent:

☐ JP59186199

Application

JP19830061698

Priority Number(s):

IPC Classification:

G11C17/00

EC Classification:

Equivalents:

Abstract

PURPOSE:To attain high speed operation by selecting a source potential of a memory cell with a column decoder signal and also forming a voltage sense circuit by means of a multi-input gate circuit so as to decrease the capacity of a sense contact.

CONSTITUTION: When a transistor (TR)40-00 or the like in TRs 4n-xy of a memory cell of matrix arrangement is selected, a source potential of the TR40-00 is selected via a corresponding column line 140 by a TR 110 or the like for selecting source line to be turned on via a column decoder after precharge. Then, a read voltage of a corresponding sense contact 170 is read by a voltage sense circuit formed by a multi-input NAND circuit. Thus, the capacity of contacts 170, 171- is decided by TRs 50-00 for selecting the corresponding column line and becomes a small capacity, allowing to attain high speed read.

Data supplied from the esp@cenet database - I2

DOCKET NO: GR95-P2133 Re
SERIAL NO: 09/883,183
APPLICANT: Sedlak
LERNER AND GREENBERG P.A.
P.O. BOX 2480
HOLLYWOOD, FLORIDA 33022
TEL. (954) 925-1100